日 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事頃と回一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月 8日

出 願 番 号

Application Number:

特願2002-231825

[ST.10/C]:

[JP2002-231825]

出 人

Applicant(s):

富士通株式会社

2002年11月12日

特許庁長官 Commissioner,



特2002-231825

【書類名】 特許願

【整理番号】 0240528

「提出日】 平成14年 8月 8日

【あて先】 特許庁長官 殿

【国際特許分類】 G11C 16/02

【発明の名称】 半導体記憶装置の制御方法、および該半導体記憶装置

【請求項の数】 10

【発明者】

【住所又は居所】 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴ

ィエルエスアイ株式会社内

【氏名】 加藤 健太

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100098431

【弁理士】

【氏名又は名称】 山中 郁生

【電話番号】 052-218-7161

【選任した代理人】

【識別番号】 100097009

【弁理士】

【氏名又は名称】 富澤 孝

【手数料の表示】

【予納台帳番号】 041999

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0008078

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

半導体記憶装置の制御方法、および該半導体記憶装

籄

【特許請求の範囲】

【請求項1】 第1動作シーケンスに従い実行される第1動作ステップと、 第2動作シーケンスに従い、前記第1動作ステップとは独立して実行される第 2動作ステップとを有する半導体記憶装置の制御方法であって、

前記第1動作シーケンスにおける所定の第1動作状態に基づき、前記第2動作シーケンスの指示に従い前記第2動作ステップで実行される所定の状態遷移を遅延する制御ステップを有することを特徴とする半導体記憶装置の制御方法。

【請求項2】 前記制御ステップは、前記所定の第1動作状態に基づき、前記第2動作シーケンスによる前記所定の状態遷移の指示に対して応答を遅延する応答遅延ステップを有することを特徴とする請求項1に記載の半導体記憶装置の制御方法。

【請求項3】 前記第2動作ステップは、

前記第2動作シーケンスに従い所定時間ごとに状態遷移の指示を行なう状態遷 移指示ステップと、

前記状態遷移指示ステップに対して計時情報を供給する計時ステップとを有し

前記制御ステップは、前記所定の第1動作状態に基づき、前記計時情報を供給 するタイミングを遅延する計時遅延ステップを有することを特徴とする請求項1 に記載の半導体記憶装置の制御方法。

【請求項4】 前記第2動作ステップは、前記第2動作シーケンスに従い所 定時間ごとに状態遷移の指示を行なう状態遷移指示ステップを有し、

前記制御ステップは、前記所定の第1動作状態に基づき、前記所定の状態遷移 の指示を遅延する遅延付加ステップを有することを特徴とする請求項1に記載の 半導体記憶装置の制御方法。

【請求項5】 前記第2動作ステップは、前記第2動作シーケンスに従い所 定時間ごとに状態遷移の指示を行なう状態遷移指示ステップを有し、

前記制御ステップは、前記所定の第1動作状態に基づき、前記状態遷移指示ステップにおける前記所定時間を伸長させる設定時間調整ステップを有することを 特徴とする禁水項1に記載の半導体記憶装置の制御方法。

【請求項6】 第1動作シーケンスに応じて、第1動作のための少なくとも 1つの第1信号を出力する第1回路と、

第2動作シーケンスに応じて、前記第1動作とは独立して動作する第2動作の ための少なくとも1つの第2信号を出力する第2回路とを備え、

前記第2回路は、前記第1信号のうちの少なくとも1つの所定第1信号に基づき制御され、前記第2信号のうちの少なくとも1つの所定第2信号の出力が遅延することを特徴とする半導体記憶装置。

【請求項7】 前記第2回路は、

前記第2動作シーケンスを制御するシーケンス制御部と、

前記シーケンス制御部からの少なくとも1つの制御信号に基づき、前記少なくとも1つの第2信号を出力する信号出力部と、

前記少なくとも1つの所定第1信号に基づき、前記信号出力部における前記制 御信号のうちの少なくとも1つの所定制御信号に対する前記少なくとも1つの所 定第2信号の出力応答を遅延する応答遅延部とを備えることを特徴とする請求項 6に記載の半導体記憶装置。

【請求項8】 前記第2回路は、

前記第2動作シーケンスを制御するシーケンス制御部と、

前記シーケンス制御部に対して計時情報を供給する計時部と、

前記少なくとも1つの所定第1信号に基づき、前記計時部における計時動作を 遅延する計時遅延部とを備えることを特徴とする請求項6に記載の半導体記憶装 置。

【請求項9】 前記第2回路は、

前記第2動作シーケンスを制御するシーケンス制御部と、

前記少なくとも1つの所定第1信号に基づき、前記シーケンス制御部から出力 される少なくとも1つの所定制御信号を遅延する遅延付加部とを備えることを特 徴とする請求項6に記載の半導体記憶装置。 【請求項10】 前記第2回路は、

前記第2動作シーケンスを制御するシーケンス制御部と、

前記少なくとも1つの所定第1億号に基づき、前記第2動作シーケンスにおける所定動作シーケンスの設定時間を伸長する設定時間調整部とを備えることを特徴とする請求項6に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、複数の動作モードを有する半導体記憶装置の制御方法、および該半 導体記憶装置に関するものであり、特に、各動作モードが相互に独立して実行さ れる際、個々の動作制御を好適に行なうことができる半導体記憶装置の制御方法 、および該半導体記憶装置に関するものである。

[0002]

【従来の技術】

図20は、記憶セルアレイが複数のバンクB0乃至BNで分割されて構成されている半導体メモリについての回路ブロック図である。ここでは、半導体メモリとしてフラッシュメモリ等に代表される不揮発性半導体メモリを例に説明する。

[0003]

図20に示す多バンク構成の不揮発性半導体メモリでは、バンクB0乃至BNごとにライトスイッチ回路1010万至101N、およびリードスイッチ回路1040万至BNごとに独立に選択されてバンクごとに動作モードを設定することができる。ここで動作モードとは、図21に後述するように、データ読み出し(以下、READと略記する)動作モードとデータ書き込み(以下、WRITEと略記する)動作モードとであり、WRITE動作モードには、プログラム(以下、PGMと略記する)動作モードとデータ消去(以下、ERと略記する)動作モードとがある。

[0004]

WRITE動作モードが設定されると、何れか1つのライトスイッチ回路(1010万至101Nのうちの何れか1つ)が選択されることにより、選択された

バンク(BO乃至BNのうちの何れか1つ)に向けてライトスイッチ回路を介してPGM/ER動作モードの各々に応じて必要となるバイアス電圧VXが供給される。バイア人電圧VXは電圧発生回路106において生成される。生成される電圧は、READ動作等のデータ読み出し動作において使用される接地電圧VSSから電源電圧VCCまでの通常バイアス電圧と、接地電圧VSSより低い負電圧や電源電圧VCCより高い正電圧といった高バイアス電圧との間の電圧である。電圧発生回路106はライト制御回路105から出力される所定のバイアス電圧VXのイネーブル信号EXによりバイアス電圧VXの生成動作を開始する。また、同様にライト制御回路105から出力されるイネーブル信号EnX(E0X乃至ENX)は、各ライトスイッチ回路1010乃至101Nに入力され、ライトスイッチ回路1010乃至101Nに入力され、ライトスイッチ回路1010乃至101Nの開閉制御を行なう。

[0005]

READ動作モードが設定されると、何れか1つのリードスイッチ回路(1040万至104Nのうちの何れか1つ)が選択されることにより、選択されたバンク(B0万至BNのうちの何れか1つ)からリードスイッチ回路を介してデータ電流が読み出される。読み出されたデータ電流はセンスアンプ108においてリファレンスセル109から出力される基準電流との間で差動増幅される。差動増幅は、必要に応じて電圧値に変換した上で行なわれる。センスアンプ108はリード制御回路107から出力されるリード制御信号RDCにより制御される。

[0006]

図20では、ライト制御回路105、電圧発生回路106、リード制御回路107、およびセンスアンプ108は、半導体メモリ内に1セット備えられている。これに対して、動作対象であるバンクを選択するライトスイッチ回路1010乃至101Nおよびリードスイッチ回路1040乃至104Nは、バンクごとに備えられている。これにより、READ動作モードとWRITE動作モードは、異なるバンクに対して相互に独立したタイミングで動作させることができる。

[0007]

上述したようにREAD動作とWRITE動作とは、バンクごとに相互に独立 したタイミングで動作が行なわれる。加えて、図21に示すように動作自体が各 々固有な動作である。

[0008]

図21(A)に示すとうに READ動作では、記憶セルに格納されているデ ータをデータ電流として読み出し基準電流との間で差動増幅することにより読み 出し動作が行なわれる。具体的には、リード制御回路107(図20)によりア ドレスADDの遷移が検出されると、アドレス遷移検出信号ATDとしてハイパ ルスが出力される。同時にリードスイッチ回路を介するデータ経路とリファレン スセル109からの基準電流経路が確立されてデータ電流Idataおよび基準 電流Irefが流れ始める。アドレス遷移検出信号ATDのハイパルスに引き続 きイコライズ信号EQがハイレベルとなりセンスアンプ108が初期化される。 この間、データ電流Idataと基準電流Irefとは所定電流レベルに移行す る。電流レベルが所定電流レベルに移行した時点で、イコライズ信号EQがロー レベルに遷移することとの入れ替わりにセンスアンプ活性化信号LTがハイパル スとなる。このハイパルス期間にセンスアンプ108は差動増幅動作を行なう。 尚、差動増幅動作は、データ電流Idataおよび基準電流Irefを電圧に変 換した上で行なわれることが一般的である。以上のREAD動作は、回路構成上 の工夫によりアクセス時間の短縮を図ることが可能であり、ナノセカンド(ns e c) 単位のアクセス時間で動作させることが可能である。

[0009]

これに対して、図21(B)に示すPGM動作および図21(C)に示すER動作といったWRITE動作は、記憶セルのフローティングゲートへの電子の有無という物理的な状態の変化により行なわれる。ホットエレクトロンによる電子の注入およびFNトンネリング現象を利用した電子の放出といったゲート酸化膜中の電子の通過という物理現象が必要となる。プロセステクノロジーやデバイス構造といった物理的な要因により決定されるこうした物理現象を発生させるためには、高い電圧差を印加することによる高電界が必要となる。

[0010]

具体的には、プログラム確認(以下、PGMVと略記する)期間に引き続くP GM期間では、記憶セルの制御ゲート端子であるワード線WLとドレイン端子で あるビット線BLとが正電圧に印加される(例えば、ワード線WLを9V、ビット線BLを5V)。また、消去確認(以下、ERVと略記する)期間に引き続く ER期間では、ロード線WLが負電圧に印加され、チャネル領域を構成するバックゲートであるウェルWELLが正電圧に印加される(例えば、ワード線WLを ー9V、ウェルWELLを9V)。

[0011]

PGM/ER期間としては、例えば、マイクロセカンド(μsec)単位のアクセス時間が必要であり、更に、PGMV/ERV期間により記憶セルの閾値電圧の遷移を確認しながら、記憶セルの閾値電圧が所定閾値電圧に達するまで同様の動作が繰り返される。PGM/ER動作が完了するまでには、例えば、ミリセカンド(msec)単位のアクセス時間が必要となる。

[0012]

【発明が解決しようとする課題】

しかしながら、従来技術における半導体メモリにおいて、READ動作では、データ電流Idataおよび基準電流Irefが各々データ電圧Vdataおよび基準電圧Vrefに変換されて、ナノセカンド(nsec)単位のアクセス時間で微小電圧差が差動増幅される。これに対してWRITE動作では、動作完了までのミリセカンド(msec)単位の時間内にマイクロセカンド(μsec)単位の周期で高バイアス電圧が繰り返し印加される。更に、READ動作とWRITE動作とは相互に独立したタイミングで動作する。そのため、READ動作において使用される接地電圧VSSから電源電圧VCCまでの通常バイアス電圧と、接地電圧VSSより低い負電圧や電源電圧VCCより高い正電圧といった高バイアス電圧との間での電圧遷移が、データ電圧Vdataおよび基準電圧Vrefへのノイズ源となるおそれがある。センスアンプ108において差動増幅すべき微小電圧差が減少する結果、データが反転して差動増幅されてしまい誤データが出力されてしまうおそれがあり問題である。

[0013]

バイアス電圧VXが、正電圧から通常バイアス電圧へ、または通常バイアス電圧から負電圧へ電圧遷移する場合には、降圧する電圧遷移がデータ"0"のデー

タ電圧Vdataに容量結合すれば、基準電圧Vrefとの微小電圧差が減少して差動増幅余裕が減少してしまう。また、基準電圧Vrefに容量結合すれば、データ 1 のデ ス電圧Vdataとの微小電圧差が減少して差動増幅余裕が減少してしまい問題である。

[0014]

(

また、バイアス電圧VXが、通常バイアス電圧から正電圧へ、または負電圧から通常バイアス電圧へ電圧遷移する場合には、昇圧する電圧遷移がデータ"1"のデータ電圧Vdataに容量結合すれば、基準電圧Vrefとの微小電圧差が減少して差動増幅余裕が減少してしまう。また、基準電圧Vrefに容量結合すれば、データ"0"のデータ電圧Vdataとの微小電圧差が減少して差動増幅余裕が減少してしまい問題である。

[0015]

更に、バイアス電圧VXにおける電圧遷移が、半導体メモリの基板との容量結合により基板バイアス電圧を変化させる場合も考えられる。基板上に配置されている各トランジスタの閾値電圧等の特性が変動してしまい、微小電圧差の差動増幅動作に悪影響を及ぼすおそれがあり問題である。

[0016]

また、図20に示したように、ライト制御回路105、電圧発生回路106、 リード制御回路107、およびセンスアンプ108等が、半導体メモリ内に1セット備えられている場合においては、各バンクB0乃至BNとの配置関係がバンクごとに異なる。配置関係によって、バイアス電圧VXの電圧変化の影響を大きく受ける場合も考えられる。また、電圧遷移による基板バイアス電圧の変動位置と基板バイアス電圧の供給源が離間している場合には、基板バイアス電圧の変動や基板上の基板バイアス電圧のずれが長時間残存してしまうおそれがあり問題である。

[0017]

本発明は前記従来技術の問題点を解消するためになされたものであり、相互に 独立して動作する複数の動作モードを有する半導体記憶装置において、ノイズの 影響を排除したい動作を含む動作モードにより、ノイズ源となる動作を含む動作 モードを制御することができる半導体記憶装置の制御方法、および半導体記憶装置を提供することを目的とする。

[0018]

【課題を解決するための手段】

前記目的を達成するために、請求項1に係る半導体記憶装置の制御方法は、第 1動作シーケンスに従い実行される第1動作ステップと、第2動作シーケンスに 従い、第1動作ステップとは独立して実行される第2動作ステップとを有する半 導体記憶装置の制御方法であって、第1動作シーケンスにおける所定の第1動作 状態に基づき、第2動作シーケンスの指示に従い第2動作ステップで実行される 所定の状態遷移を遅延する制御ステップを有することを特徴とする。

[0019]

請求項1の半導体記憶装置の制御方法では、第1動作シーケンスに従って第1動作ステップが実行され、第2動作シーケンスに従って第1動作ステップとは独立に第2動作ステップが実行される。第1および第2動作ステップが時間的な重なりを持って実行される際、制御ステップにおいて、第1動作シーケンスにおける所定の第1動作状態に基づいて、第2動作ステップでの所定の状態遷移の実行が遅延する。

[0020]

また、請求項6に係る半導体記憶装置は、第1動作シーケンスに応じて、第1動作のための少なくとも1つの第1信号を出力する第1回路と、第2動作シーケンスに応じて、第1動作とは独立して動作する第2動作のための少なくとも1つの第2信号を出力する第2回路とを備え、第2回路は、第1信号のうちの少なくとも1つの所定第1信号に基づき制御され、第2信号のうちの少なくとも1つの所定第2信号の出力が遅延することを特徴とする。

[0021]

請求項6の半導体記憶装置では、第1および第2回路は各々独立に動作して、 少なくとも1つの第1および第2信号を出力して、第1および第2動作が行なわれる。第1および第2動作が時間的な重なりを持って行なわれる際、第1信号の うちの少なくとも1つの所定第1信号に基づいて、第2信号のうちの少なくとも 1つの所定第2信号が遅延して該当する第2動作の実行が遅延する。

[0022]

これにより、相互に独立して実行される第1および第2動作ステップ、または 第1および第2動作が、時間的に任意のタイミングで重なりをもって実行される 場合にも、第2動作ステップにおける所定の状態遷移、または第2回路から出力さ れる所定第2信号による第2動作の実行を遅延させることができる。第1動作ス テップにおける所定の動作状態、または第1回路から出力される所定第1信号に よる第1動作の実行が同時に行なわれることはない。第1および第2動作ステッ プ、または第1および第2動作を相互に独立して実行する場合にも、所定の動作 状態が所定の状態遷移に影響されることや、所定第1信号による第1動作が所定 第2信号による第2動作に影響されることがなく、安定した動作を行なわせるこ とができる。

[0023]

また、請求項2に係る半導体記憶装置の制御方法は、請求項1に記載の半導体 記憶装置の制御方法において、制御ステップは、所定の第1動作状態に基づき、 第2動作シーケンスによる所定の状態遷移の指示に対して応答を遅延する応答遅 延ステップを有することを特徴とする。

[0024]

請求項2の半導体記憶装置の制御方法では、制御ステップは応答遅延ステップを有しており、所定の第1動作状態に基づいて、所定の状態遷移の指示に対して、第2動作ステップでの実行までの応答に遅延を付加する。

[0025]

また、請求項7に係る半導体記憶装置は、請求項6に記載の半導体記憶装置において、第2回路は、第2動作シーケンスを制御するシーケンス制御部と、シーケンス制御部からの少なくとも1つの制御信号に基づき、少なくとも1つの第2信号を出力する信号出力部と、少なくとも1つの所定第1信号に基づき、信号出力部における制御信号のうちの少なくとも1つの所定制御信号に対する前記少なくとも1つの所定第2信号の出力応答を遅延する応答遅延部とを備えることを特徴とする。

[0026]

請求項7の半導体記憶装置では、シーケンス制御部により、第2動作シーケンスが制御されて少なくとも1つの制御信号が出力される。信号出力部では、シーケンス制御部から出力される制御信号に基づいて、少なくとも1つの第2信号か出力される。このとき、応答遅延部により、少なくとも1つの所定第1信号に基づいて、第2信号のうちの少なくとも1つの所定第2信号の出力が遅延される。

[0027]

これにより、第2動作ステップにおいて、またはシーケンス制御部により、第2動作シーケンスに制御されながら、所定の第1動作状態または少なくとも1つの所定第1信号に基づいて、応答遅延ステップまたは応答遅延部により、所定の状態遷移の指示に対する実行応答または所定第2信号の出力応答を遅延させることができる。

[0028]

また、請求項3に係る半導体記憶装置の制御方法は、請求項1に記載の半導体記憶装置の制御方法において、第2動作ステップは、第2動作シーケンスに従い所定時間ごとに状態遷移の指示を行なう状態遷移指示ステップと、状態遷移指示ステップに対して計時情報を供給する計時ステップとを有し、制御ステップは、所定の第1動作状態に基づき、計時情報を供給するタイミングを遅延する計時遅延ステップを有することを特徴とする。

[0029]

請求項3の半導体記憶装置の制御方法では、計時ステップにより供給される計時情報に基づいて状態遷移指示ステップが行なわれ、第2動作シーケンスに従った所定時間ごとに状態遷移の指示が出力される。制御ステップは計時遅延ステップを有しており、所定の第1動作状態に基づいて、計時情報の供給タイミングが遅延する。

[0030]

また、請求項8に係る半導体記憶装置は、請求項6に記載の半導体記憶装置に おいて、第2回路は、第2動作シーケンスを制御するシーケンス制御部と、シーケンス制御部に対して計時情報を供給する計時部と、少なくとも1つの所定第1信 号に基づき、計時部における計時動作を遅延する計時遅延部とを備えることを特 徴とする。

[0031]

請求項8の半導体記憶装置では、シーケンス制御部では、計時部より供給される計時情報に基づいて、第2動作シーケンスが制御される。このとき、計時遅延部により、少なくとも1つの所定第1信号に基づいて、計時部の計時動作が遅延する。

[0032]

これにより、第2動作シーケンスを制御する状態遷移指示ステップまたはシーケンス制御部に対して、計時情報を供給する計時ステップまたは計時部における計時情報の供給タイミングを遅延させることができるので、第2動作ステップまたは第2動作における所定の状態遷移を遅延させることができる。

[0033]

また、請求項4に係る半導体記憶装置の制御方法は、請求項1に記載の半導体記憶装置の制御方法において、第2動作ステップは、第2動作シーケンスに従い所定時間ごとに状態遷移の指示を行なう状態遷移指示ステップを有し、制御ステップは、所定の第1動作状態に基づき、所定の状態遷移の指示を遅延する遅延付加ステップを有することを特徴とする。

[0034]

請求項4の半導体記憶装置の制御方法では、状態遷移指示ステップにより、第2動作シーケンスに従い所定時間ごとに状態遷移の指示が行なわれ、制御ステップは遅延付加ステップを有しており、所定の第1動作状態に基づいて、所定の状態遷移の指示を遅延させる。

[0035]

また、請求項9に係る半導体記憶装置は、請求項6に記載の半導体記憶装置に おいて、第2回路は、第2動作シーケンスを制御するシーケンス制御部と、少なく とも1つの所定第1信号に基づき、シーケンス制御部から出力される少なくとも 1つの所定制御信号を遅延する遅延付加部とを備えることを特徴とする。

[0036]

請求項9の半導体記憶装置では、シーケンス制御部では第2動作シーケンスが 制御され、このとき、遅延付加部により、少なくとも1つの所定第1信号に基づ いて、シーケンス制御部から出力される少なくとも1つの所定制御信号が遅延す る。

[0037]

これにより、遅延付加ステップまたは遅延付加部により、状態遷移指示ステップからの所定の状態遷移の指示、またはシーケンス制御部からの少なくとも1つの所定制御信号を遅延させることができる。

[0038]

また、請求項5に係る半導体記憶装置の制御方法は、請求項1に記載の半導体記憶装置の制御方法において、第2動作ステップは、第2動作シーケンスに従い所定時間ごとに状態遷移の指示を行なう状態遷移指示ステップを有し、制御ステップは、所定の第1動作状態に基づき、状態遷移指示ステップにおける所定時間を伸長させる設定時間調整ステップを有することを特徴とする。

[0039]

請求項5の半導体記憶装置の制御方法では、状態遷移指示ステップにより、第2動作シーケンスに従い所定時間ごとに状態遷移の指示が行なわれる。制御ステップは設定時間調整ステップを有しており、所定の第1動作状態に基づいて、状態遷移指示ステップにおける所定時間を伸長させる。

[0040]

また、請求項10に係る半導体記憶装置は、請求項6に記載の半導体記憶装置において、第2回路は、第2動作シーケンスを制御するシーケンス制御部と、少なくとも1つの所定第1信号に基づき、第2動作シーケンスにおける所定動作シーケンスの設定時間を伸長する設定時間調整部とを備えることを特徴とする。

[0041]

請求項10の半導体記憶装置では、シーケンス制御部では第2動作シーケンスが制御され、このとき、設定時間調整部により、少なくとも1つの所定第1信号に基づいて、第2動作シーケンスにおける所定動作シーケンスの設定時間が伸長する。

[0042]

これにより、状態遷移指示ステップまたは設定時間調整部により、状態遷移指 示ステップにおいて設定されている状態遷移までの所定時間、またはシーケンス 制御部における所定動作シーケンスの設定時間を伸長することができる。

[0043]

図1に本発明の第1原理図を示す。記憶セルアレイ3に対する第1動作と第2動作を行なわせるために、第1動作部1および第2動作部2が備えられており、各々から少なくとも1つの第1信号S1および少なくとも1つの第2信号S2が記憶セルアレイ3に供給されている。

[0044]

第2動作部2は、第2信号S2が出力される信号出力部4と、信号出力部4を 制御する少なくとも1つの制御信号C1を供給するモード制御部5が備えられて いる。モード制御部5は、第2動作シーケンスが設定されているステートマシン 7がシーケンス制御部として備えられると共に、ステートマシン7への計時情報 T1を供給する計時部6が備えられている。制御信号C1は、モード制御部5内 のステートマシン7から出力される。

[0045]

計時部6による計時情報T1により計時されることにより、ステートマシン7に設定されている第2動作シーケンスに基づき、制御信号C1が出力される。制御信号C1は第2動作における状態遷移の指示信号であり、制御信号C1により状態遷移の指示を受けた信号出力部4が、第2動作のための第2信号S2を記憶セルアレイ3に向けて出力することにより、第2動作が行なわれる。

[0046]

第1原理では、第1信号のうちの所定第1信号SS1が第2動作部2における信号出力部4に供給されている。所定第1信号SS1の入力に基づいて、信号出力部4における第2信号S2のうちの所定第2信号の出力応答を遅延させることができる。モード制御部5からの制御信号C1をステートマシン7により設定される第2動作シーケンスで出力しながら、記憶セルアレイ3への所定第2信号の供給を遅延させることができる。ここで、所定第1信号SS1としては、第1動

・作における微小信号による動作状態を示す信号とすることができる。また、所定 第2信号としては、第2動作における電圧遷移または電流遷移を伴う信号であり 、第1動作における微小信号動作に対してノイズ源となる可能性を有する信号に 設定することができる。これにより、記憶セルアレイ3において第1および第2 動作が相互に独立して行なわれる場合に、第2動作における状態遷移による第1 動作の動作状態への影響を排除することができ、安定した動作を実現することが できる。

尚、図1の第1原理図においては、所定第1信号SS1は、第2動作部2に供給 される信号として示したが、同時に記憶セルアレイ3にも供給される信号でもよ い。

[0047]

図2に本発明の第2原理図を示す。ここでは、図1の第1原理に代えて、所定第1信号SS1が、第2動作部2内のモード制御部5のうち、計時部6に供給されている。第2原理では、所定第1信号SS1の入力に基づいて、計時部6から出力される計時情報T1の出力タイミングを遅延させることができる。計時情報T1により計時されることによりステートマシン7から出力される制御信号C1が、計時情報T1の供給遅延により遅延して出力される。この遅延に応じて信号出力部4から出力される第2動作のための第2信号S2を遅延させることができる。これにより、記憶セルアレイ3において第1および第2動作が相互に独立して行なわれる場合に、第2動作における状態遷移による第1動作の動作状態への影響を排除することができ、安定した動作を実現することができる。

[0048]

図3に本発明の第3原理図を示す。ここでは、図1の第1原理に代えて、所定 第1信号SS1が、第2動作部2内のモード制御部5のうち、ステートマシン7 に供給されている。第3原理では、所定第1信号SS1の入力に基づいて、ステートマシン7に設定されている第2動作シーケンスにおける状態遷移間の所定時間を伸長させることができる。予め設定されている所定時間が伸長されることにより、ステートマシン7から出力される制御信号C1が遅延して出力される。この遅延に応じて信号出力部4から出力される第2動作のための第2信号S2を遅 延させることができる。これにより、記憶セルアレイ3において第1および第2 動作が相互に独立して行なわれる場合に、第2動作における状態遷移による第1 動作の動作状態への影響を排除することができ、安定した動作を実現することが できる。

[0049]

【発明の実施の形態】

以下、本発明の半導体記憶装置の制御方法、および半導体記憶装置について具体化した実施形態を図4万至図19に基づき図面を参照しつつ詳細に説明する。 以下の説明では、不揮発性半導体メモリを例にとり、データ読み出し動作を第1 動作とし、データプログラム動作とデータ消去動作とを含めたデータ書き込み動作を第2動作として説明する。

[0050]

図4に、第1実施形態の半導体メモリの回路ブロック図を示す。記憶セルアレイは複数のバンクB0乃至BNに分割された多バンク構成を有している。ここで、バンクとは記憶セルアレイ内の所定単位の記憶セル領域であり、データ読み出し動作およびデータ書き込み動作が互いに排他的に制御されないで独立して実行することができる記憶セル領域の単位を言う。従って、データ読み出し動作およびデータ書き込み動作はバンク間で任意のタイミングで動作することとなる。

[0051]

アドレスADDが入力されるリード制御回路17からは、各種の制御信号ATD、EQ、LTが出力される。アドレスADDはアドレス遷移検出回路に入力され、アドレスADDの遷移を検出してパルス信号であるアドレス遷移検出信号ATDが出力される。アドレスADDの遷移に伴いデータ読み出しの制御が開始される。アドレス遷移検出信号ATDはリード制御回路内のパルス発生回路(1)に入力され、所定パルス幅のセンスアンプイコライズ信号EQがセンスアンプ108に出力される。新たなデータ読み出しに先立ちセンスアンプ108をイコライズする信号である。更に、センスアンプイコライズ信号EQはパルス発生回路(2)に入力され、センスアンプイコライズ信号EQのパルス終了から所定パルス幅のセンスアンプラッチ信号LTがセンスアンプ108に出力される。バンクス幅のセンスアンプラッチ信号LTがセンスアンプ108に出力される。バンク

、から読み出されたデータをセンスアンプ108において増幅、ラッチするための 信号である。

100521

バンクからのデータの読み出しは、バンクBO乃至BNごとに備えられ、バンクからのデータ読み出し用のビット線とセンスアンプ108との間に備えられているリードビット線スイッチ回路140乃至14Nを介して行なわれる。図示しない選択信号によりリードビット線スイッチ回路が択一に選択されることにより、選択されたバンクからセンスアンプ108へのデータ伝播経路が確立されてデータが読み出される。不揮発性半導体メモリでは、データ読み出し時のディスターブ現象を防止する必要から、読み出し用ビット線には低電圧が印加されるにとどまっている。そのため、読み出されるデータ電流は僅少であり、電圧変換された場合の記憶データの電圧値も微小電圧となる。

[0053]

更に、センスアンプ108にはリファレンスセル109からのリファレンスデータが入力されており、リードビット線スイッチ回路を介して入力される記憶データとの間で差動増幅が行なわれデータが読み出される。リファレンスデータについても記憶データと同様に微小電圧であり、両者の電圧差についても微小電圧である。

[0054]

すなわち、記憶データおよびリファレンスデータ、更に差動増幅される前の両 者の電圧差は、何れも微小電圧であり、周辺ノイズの影響を受けやすい。

[0055]

ライト制御回路 105 には、データ書き込み動作において、データプログラム動作とデータ消去動作との動作モードの別を設定するモード信号MODEが入力される。ライト制御回路 105 からは、モード信号MODEに応じて各種のイネーブル信号 EX、EnX (n=0 乃至N。以下、同様)が出力される。

[0056]

イネーブル信号EXは、電圧発生回路16に入力され、モード信号MODEに応じた各種の電圧発生回路(16A乃至16Dのうちの何れか)を活性可能状態

とする。具体的には、データプログラム動作においては、昇圧された書き込み用ビット線電圧VWBおよび昇圧されたワード線電圧VWL+を出力するために、フィービット線電圧発生回路16Aおよびワード線電圧発生回路16Bを活性可能状態に設定する。また、データ消去動作においては、負電圧のワード線電圧VWLーを出力するために負ワード線電圧発生回路16Cを、昇圧されたウェル電圧VWEを出力するためにウェル電圧発生回路16Dを活性可能状態に設定する

[0057]

イネーブル信号EnXは、バンクBO乃至BNごとに備えられている各種のスイッチ回路110万至11N、120万至12N、130万至13Nに入力されている。これらのスイッチ回路を択一に選択することにより、データ書き込み動作に必要となる各種のバイアスをバンクごとに供給する。具体的には、ウェル電圧スイッチ回路110万至11Nにはウェル電圧発生回路16Dの出力端子V(WE)が接続されており、イネーブル信号EOWE乃至ENWEにより択一に選択される。また、ワード線電圧スイッチ回路120万至12Nにはワード電圧発生回路16Bおよび負ワード線電圧発生回路16Cの出力端子V(WL+)およびV(WL-)が接続されており、各々、イネーブル信号EOWL+乃至ENWL+およびEOWL-乃至ENWLーにより択一に選択される。更に、ライトビット線スイッチ回路130万至13Nにはライトビット線電圧発生回路16Aの出力端子V(WB)が接続されており、イネーブル信号EOWB乃至ENWBにより択一に選択される。

[0058]

モード信号MODEに応じたイネーブル信号EXが活性化することにより、データプログラム動作とデータ消去動作との動作モードの別に応じた各種の電圧発生回路(16A乃至16Dのうちの何れか)が活性可能状態となる。同時に、モード信号MODEおよび図示しないバンク選択信号に応じたイネーブル信号EnXが活性化することにより、選択されたバンクへの所定の動作モードに対応するスイッチ回路(110乃至11N、120乃至12N、130乃至13Nのうちの何れか)が選択されてバイアス供給経路が確立される。

[0059]

更に、リード制御回路17から出力される各種の制御信号ATD、EQ、LT(以答 マれらの制御信号を総称してリード制御信号RDCと称する。)が電圧発生回路16に入力されている。入力されたリード制御信号RDCはイネーフル信号EXをマスクする。リード制御信号RDCが活性化されていない状態では、ライト制御回路105から出力されるイネーブル信号EXに応じて各電圧発生回路16A乃至16Dが活性化されて、各種のバイアス電圧VWB、VWL+、VWL-、VWEが出力される。リード制御信号RDCが活性化されている場合には、イネーブル信号EXはマスクされ、電圧発生回路16A乃至16Dは活性化されず各種のバイアス電圧VWB、VWL+、VWL-、VWEは出力されない

[0060]

リード制御信号RDCによるイネーブル信号EXのマスクは、データ書き込み動作におけるバイアス電圧の電圧遷移のタイミングに行なうことが有効である。ここで、電圧遷移のタイミングとは、バイアス電圧の印加開始のタイミングとバイアス電圧の印加終了のタイミングとである。従って、各電圧発生回路16A乃至16Dの動作開始時と動作終了時の少なくとも何れか一方のタイミングをマスクすることが好ましい。これにより、データ読み出し動作において微小電圧の記憶データが出力されるリード制御信号RDCの活性化タイミングに、データ書き込み動作におけるバイアス電圧の電圧遷移が行なわれることはない。

[0061]

ここで、バイアス電圧の印加開始のタイミングとバイアス電圧の印加終了のタイミングとは、図21に示すように、データ書き込み動作の開始時、終了時、および書き込みシーケンスにおける動作切り替え時のうちの少なくとも何れかのタイミングである。これは、第1実施形態のみならず、他の実施形態についても同様である。

[0062]

また、リード制御回路RDCとしては、各種の制御信号ATD、EQ、LTを 個別に使用して、その間電圧発生回路16A乃至16Dをマスクすることができ る他、制御信号ATD、EQ、LTを適宜に組み合わせて使用することもできる。また、図示はしていないが、電圧発生回路16内にラッチ機能等を有する回路を洗さるアレにより、各々パルス信号として活性化される制御信号ATD、EQ、LT間の信号遷移に伴う各種のバイアス電圧VWB、VWL+、VWL-、VWEの誤出力は発生することはない。これは、第1実施形態のみならず、他の実施形態についても同様である。

[0063]

図5に示す第1実施形態の第1具体例は、電圧発生回路16A乃至16Dについて、バイアス出力端子V(X)(Xは、WB、WL+、WL-、WEのうちのいずれかを示す。以下の説明において同様。)へのバイアス電圧VXの印加終了タイミングをマスクして遅延させる回路構成例を示したものである。

[0064]

第1具体例は、イネーブル信号EXがイネーブル端子(EN)に入力されている電圧発生部VG1と、イネーブル信号EXおよびリード制御信号RDCにより制御される電圧放電部VD1とを備えており、バイアス出力端子V(X)で接続されている。

[0065]

電圧発生部VG1は、イネーブル端子(EN)へのイネーブル信号EXに応じて、昇圧電圧VXをバイアス電圧端子V(X)に出力する。

[0066]

電圧放電部VD1では、バイアス電圧端子V(X)に出力される昇圧電圧VXを電源電圧VCCに放電するPMOSトランジスタP1が、電源電圧VCCとバイアス出力端子V(X)との間に接続されている。PMOSトランジスタP1のゲート端子は、PMOSトランジスタP3のドレイン端子とNMOSトランジスタN2のドレイン端子との接続点に接続されている。PMOSトランジスタP3は、PMOSトランジスタP2と共に、ソース端子がバイアス電圧端子V(X)に接続されて、ゲート端子とドレイン端子とがクロスカップルされている。更に、PMOSトランジスタP2のドレイン端子はNMOSトランジスタN1のドレイン端子に接続されている。

[0067]

NMOSトランジスタN1、N2のゲート端子は電源電圧VCCにバイアスさ れている。PMOSトランジスタP2、P3のソース端子にバイアス電圧端子V (X)が接続されており、昇圧電圧 V X が N M O S トランジスタ N 1 、 N 2 の ド レイン端子に印加される場合にも、NMOSトランジスタN1、N2のソース端 子側に昇圧電圧VXが印加されないようにするためである。ソース端子間には、 NMOSトランジスタN1からN2に向かってインバータゲートI1が接続され ている。インバータゲートI1の入力端子には、第2具体例(図7)において後 述する回路構成と同様に、2つのインバータゲートで構成されるラッチ回路の出 力端子が接続されている。ラッチ回路には、トランスファゲートを介してイネー ブル信号EXがラッチされる。ラッチされるイネーブル信号EXはトランスファ ゲートの開閉により制御されている。リード制御信号RDCが直接PMOSトラ ンジスタのゲート端子に入力されると共に、インバータゲートを介してNMOS トランジスタのゲート端子に入力される。リード制御信号RDCがローレベルの 状態でイネーブル信号EXの論理レベルがラッチ回路に取り込まれる。PMOS トランジスタP2、P3およびNMOSトランジスタN1、N2により、レベル 変換回路を構成している。

[0068]

第1具体例の回路動作を図6に示す。イネーブル信号EXがハイレベルに遷移することにより、電圧発生部VG1が活性化されバイアス電圧端子V(X)に昇圧電圧VXが出力される。このとき、ノアゲートR1の出力端子はローレベルになり、NMOSトランジスタN1のソース端子に印加される。一方、NMOSトランジスタN2のソース端子にはインバータゲートI1で反転されたハイレベル信号が印加される。ノアゲートR1から出力されるローレベル信号は、NMOSトランジスタN1を介してPMOSトランジスタP3のゲート端子に印加され、PMOSトランジスタP3が導通する。この結果、PMOSトランジスタP1、P2のゲート端子とバイアス電圧端子V(X)とが導通する。電圧発生部VG1により昇圧電圧VXが印加されるため、PMOSトランジスタP1、P2は非導通状態となり、電圧放電部VD1は非活性状態を維持する。

[0069]

イネーブル信号EXのローレベル遷移に先行してリード制御信号RDCがハイレベル運芯する。イネーブル信号EXの論理レベルに関わらずリード制御信号RDCのハイレベル期間では、ノアゲートR1の出力端子がローレベルに維持され、電圧放電部VD1が非活性状態を維持する。

[0070]

イネーブル信号EXのローレベル遷移の後、リード制御信号RDCがローレベルに遷移した時点で、ノアゲートR1の出力端子はハイレベルに遷移して論理状態が反転する。NMOSトランジスタN1に代えてNMOSトランジスタN2を介してローレベル信号がPMOSトランジスタP1、P2のゲート端子に印加される。これにより、PMOSトランジスタP1、P2が導通してバイアス電圧端子V(X)と電源電圧VCCとが導通する。イネーブル信号EXは、これに先立つタイミングでローレベル遷移して電圧発生部VG1は既に非活性化されているので、リード制御信号RDCのローレベル遷移のタイミングでバイアス電圧端子V(X)が電源電圧VCCに放電される。ノアゲートR1は、リード制御信号RDCのハイレベル状態によりイネーブル信号EXのローレベル遷移をマスクする機能を有しており、イネーブル信号EXの応答遅延部を構成している。

[0071]

イネーブル信号EXがローレベルとなり非活性化されるタイミングで、リード制御信号RDCがハイレベルとなり活性化される場合、電圧放電部VD1は起動されずバイアス電圧端子V(X)の放電動作は行なわれない。この状態は、リード制御信号RDCがハイレベルである期間継続する。リード制御信号RDCがローレベルになり非活性化されることにより電圧放電部VD1が起動され、バイアス電圧端子V(X)が放電される。イネーブル信号EXのローレベル遷移からリード制御信号RDCのローレベル遷移までの期間D11、バイアス電圧端子V(X)の電圧遷移が遅延する。

[0072]

第1実施形態の第1具体例は、バイアス電圧端子V(X)に印加される昇圧電 EVXを電源電圧VCCに放電する場合の回路構成例である。高電圧レベルであ る書き込み用ビット線電圧VWB、ワード線電圧VWL+、およびウェル電圧VWEを生成する、ライトビット線電圧発生回路16A、ワード線電圧発生回路1 CP、 まとパウェル電圧発生回路16Dに適用することができる。

[0073]

負電圧のワード線電圧VWLーを生成する負ワード線電圧発生回路16Cについては図示していないが、MOSトランジスタの導電型をP型とN型とで逆転させると共に、接地電圧VSSに対する接続関係を電源電圧VCCに対する接続関係に逆転させることにより、負電圧を接地電圧VSSに放電する電圧発生回路を構成することができる。この場合もノアゲートR1と同様なノアゲートを備えることにより、イネーブル信号EXの非活性化をリード制御信号RDCの活性信号によりマスクして、バイアス電圧端子V(X)の放電タイミングを遅延させることができる。

[0074]

第1実施形態の第2具体例を図7に示す。第2具体例は、電圧発生回路16A 乃至16Dとして、チャージポンプ方式を利用した昇圧回路または負電圧回路が 使用される場合に適用される回路構成例である。図7は、電圧発生回路16A乃 至16Dのうちチャージポンプ用発振信号OSCPMPの遅延制御を行なう発信 遅延部OD1を示している。バイアス電圧VXの印加開始および印加終了のタイ ミングをマスクして遅延させる回路構成例を示したものである。

[0075]

第2具体例の発信遅延部OD1は、チャージポンプ用の原発振器(不図示)からの原発振信号OSC1が、ナンドゲートD1およびインバータゲートI2を介してチャージポンプ用発振信号OSCPMPとして出力される。ナンドゲートD1の他の入力端子には、インバータゲートI5、I6で構成されるラッチ回路の出力端子が接続されている。ラッチ回路には、インバータゲートI4およびトランスファゲートT1を介してイネーブル信号EXがラッチされる。ラッチされるイネーブル信号EXはトランスファゲートの開閉により制御されている。リード制御信号RDCが直接PMOSトランジスタのゲート端子に入力されると共に、インバータゲートI3を介してNMOSトランジスタのゲート端子に入力される

。リード制御信号RDCがローレベルの状態でイネーブル信号EXの論理レベルがラッチ回路に取り込まれる。

[0076]

第1実施形態の第2具体例の回路動作を図8に示す。イネーブル信号EXがハイレベルに遷移することに先立ち、リード制御信号RDCがハイレベル遷移する。リード制御信号RDCのハイレベル期間では、イネーブル信号EXの論理レベルに関わらずトランスファゲートT1は非導通状態に維持される。従って、ハイレベル遷移したイネーブル信号EXがインバータゲートI5、I6で構成されるラッチ回路に取り込まれることはない。ラッチ回路から出力されるラッチ信号LPMPは、イネーブル信号EXがハイレベル遷移される前のローレベル信号を維持する。

[0077]

ローレベルのラッチ信号LPMPにより、ナンドゲートD1の出力端子はハイレベルに固定されるため、チャージポンプ用発振信号OSCPMPはローレベルに固定される。これにより、チャージポンプ動作は開始されない。

[0078]

リード制御信号RDCがローレベル遷移すると、トランスファゲートT1が導通する。この時点でハイレベルになっているイネーブル信号EXがラッチ回路に取り込まれ、ラッチ信号LPMPがハイレベルに反転する。これにより、原発振信号OSC1が、ナンドゲートD1およびインバータゲートI2を介してチャージポンプ用発振信号OSCPMPとして出力される。イネーブル信号EXのハイレベル遷移からリード制御信号RDCのローレベル遷移までの期間D12の間、電圧発生回路16A乃至16Dにおけるチャージポンプ動作の開始が遅延し、バイアス電圧端子V(X)への電圧供給が遅延する。

[0079]

また、イネーブル信号EXがローレベルに遷移することに先立ち、リード制御信号RDCがハイレベル遷移する。この場合も同様に、リード制御信号RDCのハイレベル期間ではトランスファゲートT1は非導通状態に維持されて、ラッチ回路から出力されるラッチ信号LPMPはハイレベル信号を維持する。

[0080]

ハイレベルのラッチ信号LPMPにより、原発振信号OSC1が、ナンドゲートロ1 およびインバータゲート I 2を介してチャージポンプ用発振信号OSCPMPとして出力され続ける。

[0081]

リード制御信号RDCがローレベル遷移すると、トランスファゲートT1が導通する。ローレベルのイネーブル信号EXがラッチ回路に取り込まれ、ラッチ信号LPMPがローレベルに反転する。これにより、ナンドゲートD1の出力端子はハイレベルに固定され、チャージポンプ用発振信号OSCPMPはローレベルに固定される。イネーブル信号EXのローレベル遷移からリード制御信号RDCのローレベル遷移までの期間D13の間、電圧発生回路16A乃至16Dにおけるチャージポンプ動作の終了が遅延し、バイアス電圧端子V(X)の電圧供給停止が遅延する。

[0082]

図9に、第2実施形態の半導体メモリの回路ブロック図を示す。第2実施形態の半導体メモリでは、第1実施形態の半導体メモリにおける各種のスイッチ回路110万至11N、120万至12N、130万至13Nに代えて、ウェル電圧スイッチ回路210万至21N、ワード線電圧スイッチ回路220万至22N、およびライトビット線スイッチ回路230万至23Nが備えられている。これらのスイッチ回路210万至21N、220万至22N、230万至23Nには、リード制御信号RDCが入力されている。また、電圧発生回路16に代えて電圧発生回路26が備えられている。各電圧発生回路26A万至26Dには、リード制御信号RDCは入力されていない。

[0083]

入力されたリード制御信号RDCは、各イネーブル信号EOWE乃至ENWE、EOWL+/-乃至ENWL+/-、およびEOWB乃至ENWBをマスクする。リード制御信号RDCが活性化されていない状態では、ライト制御回路105から出力される各イネーブル信号EOWE乃至ENWE、EOWL+/-乃至ENWL+/-、およびEOWB乃至ENWBに応じて、各スイッチ回路210

乃至21N、220乃至22N、230乃至23Nが択一に選択されて、各種のバイアス電圧VWB、VWL+、VWL-、VWEが選択されたバンクに供給される。リード同学信号PDCが活性化されている場合には、各イネーブル信号EOWE乃至ENWE、EOWL+/-乃至ENWL+/-、およびEOWB乃至ENWBはマスクされ、バイアス電圧がバンクに供給されることはない。

[0084]

選択されたバンクへの各バイアス電圧の印加開始および印加終了のタイミングに合わせてリード制御信号RDCによる各イネーブル信号のマスクが行なわれる。これにより、データ読み出し動作において微小電圧の記憶データが出力されるリード制御信号RDCの活性化タイミングに、データ書き込み動作におけるバイアス電圧の電圧遷移が、選択されているバンクに伝播されることはない。

[0085]

図10に示す第2実施形態の具体例は、昇圧電圧を供給するウェル電圧スイッチ回路210乃至21N、ワード線電圧スイッチ回路220乃至22N、およびライトビット線スイッチ回路230乃至23Nについての具体例である。但し、ワード線電圧スイッチ回路220乃至22Nについては、バイアス電圧VWL+についてのスイッチ回路に適用される回路である。各電圧発生回路26Dおよび26Aからのバイアス電圧VWEおよびVWB(VXで総称。)を、選択されたバンクに供給する際、供給開始および供給終了のタイミングをマスクして遅延させる回路構成例を示したものである。

[0086]

バンクバイアス端子BANK(X)を、電源電圧VCCまたは接地電圧VSSに放電するにあたり、放電制御信号CHGDNXおよびリード制御信号RDCにより制御される放電制御回路VD2と、バイアス電圧VXを供給するにあたり、イネーブル信号EXおよびリード制御信号RDCにより制御される電圧充電部VC2とを備えている。

[0087]

電圧充電部VC2は、PMOSトランジスタP4乃至P6、NMOSトランジスタN3、N4、およびインバータゲートI12で構成されており、第1実施形

態の第1具体例(図5)における、PMOSトランジスタP1乃至P3、NMOSトランジスタN1、N2、およびインバータゲートI1と同様の構成をしている。イネーンル信号によなよびリード制御信号RDCの電圧振幅レベルをレベルシフトしてPMOSトランジスタP4を導通制御する機能を有している。

[0088]

イネーブル信号EXおよび放電制御信号CHGDNXは、各々、トランファゲートT2およびT3を介してインバータゲートI8、I9、およびI10、I11で構成されるラッチ回路に接続される。トランスファゲートの開閉制御は、リード制御信号RDCにより行なわれる。これらの構成によりスイッチ遅延部SD2を構成している。リード制御信号RDCがローレベル状態における論理レベルがラッチ回路に取り込まれる。第1実施形態の第2具体例(図7)と同様の構成を有している。ラッチ回路に取り込まれたイネーブル信号EXおよび放電制御信号CHGDNXの論理レベルに応じて、スイッチ回路の選択制御が行なわれる。

[0089]

第2実施形態の具体例の回路動作を図11に示す。イネーブル信号EXがハイレベルに遷移することに先立ち、リード制御信号RDCがハイレベル遷移する。リード制御信号RDCのハイレベル期間にはトランスファゲートT2、T3は非導通状態に維持される。このため、ラッチ回路から出力されるラッチ信号はハイレベルに維持される。

[0090]

電圧充電部VC2において、ラッチ回路から出力されるハイレベル信号はインバータゲートI12により反転され、NMOSトランジスタN4を介してPMOSトランジスタP5のゲート端子をローレベルにバイアスする。これにより、PMOSトランジスタP4は非導通に維持される。

[0091]

一方、放電制御信号CHGDNXは図示していないが、イネーブル信号EXと 同相の信号である。従って、インバータゲートI10、I11によるラッチ回路 からの出力信号もハイレベルとなる。このハイレベル信号により、放電制御回路 VD2は活性化され、バンクバイアス端子BANK(X)は放電された状態を維 持する。

[0092]

リード制御信号 K D C X T L X N 遷移すると、トランスファゲートT2、T 3 が導通する。この時点で共にハイレベル信号であるイネーブル信号 E X および 放電制御信号 C H G D N X により、各々のラッチ回路が反転されローレベル信号 が出力される。放電制御回路 V D 2 が非活性化されると共に、電圧充電部 V C 2 における P M O S トランジスタ P 4 が導通して、バイアス電圧端子 V (X)を介してバンクバイアス端子 B A N K (X)にバイアス電圧 V X が供給される。イネーブル信号 E X のハイレベル遷移からリード制御信号 R D C のローレベル遷移までの期間 D 2 1 の間、バンクバイアス端子 B A N K (X)にバイアス電圧 V X が供給されることはなく電圧供給が遅延する。

[0093]

また、イネーブル信号EXおよび放電制御信号CHGDNXがローレベルに遷移することに先立ち、リード制御信号RDCがハイレベル遷移する。この場合も同様に、リード制御信号RDCのハイレベル期間には、トランスファゲートT2、T3は非導通状態に維持されて、ラッチ回路から出力されるラッチ信号はローレベル信号を維持する。バンクバイアス端子BANK(X)にはバイアス電圧VXが出力され続ける。

[0094]

リード制御信号RDCがローレベル遷移すると、トランスファゲートT2、T3が導通する。ローレベルのイネーブル信号EXおよび放電制御信号CHGDNXがラッチ回路に取り込まれ、ラッチ信号がハイレベルに反転する。電圧充電部VC2によるバンクバイアス端子BANK(X)へのバイアス電圧VXの供給が停止されると共に、

放電制御回路 V D 2 によるバンクバイアス端子 B A N K (X) の放電が行なわれる。イネーブル信号 E X のローレベル遷移からリード制御信号 R D C のローレベル遷移までの期間 D 2 2 の間、バンクバイアス端子 B A N K (X) にバイアス電圧 V X が供給され、電圧供給の停止が遅延する。

[0095]

第2実施形態の具体例では、バンクバイアス端子BANK(X)に昇圧電圧VXを供給する場合のスイッチ回路の構成例である。ワード線電圧スイッチ回路220/7至42においては、台電圧のワード線電圧VWLーを切り替える必要がある。この回路については図示していないが、MOSトランジスタの導電型をP型とN型とで逆転させると共に、接地電圧VSSに対する接続関係を電源電圧VCCに対する接続関係に逆転させることにより、負電圧を供給するスイッチ回路を構成することができる。この場合も、トランスファゲートT2、T3、およびラッチ回路を備えることにより、イネーブル信号EXおよび放電制御信号CHGDNXをリード制御信号RDCによりラッチ制御してやれば、バンクバイアス端子BANK(X)への負電圧のバイアス電圧の供給タイミングを遅延させることができる。

[0096]

以上、詳細に説明したように第1および第2実施形態によれば、データ読み出し動作において所定状態を示す制御信号ATD、EQ、LTのうちの少なくとも1つの所定第1信号(リード制御信号RDCと総称)に基づいて、データ書き込み動作が制御される。具体的には、電圧放電部VD1におけるノアゲートR1、発信遅延部OD1、またはスイッチ遅延部SD2により、イネーブル信号EXに対する、各種のバイアス電圧VWE、VWL+/-、VWBの電圧遷移の実行応答を遅延させることができる。

[0097]

ここで、データ読み出し動作とは第1動作状態の一例であり、センスアンプ1 08による微小電圧信号の読み出し状態が所定状態に当る。また、制御信号ATD、EQ、LTのうちの少なくとも何れかの信号(リード制御信号RDCと総称)が所定第1信号の一例である。また、データ書き込み動作が、第2動作ステップ、またはシーケンス制御部による第2動作シーケンスの一例である。また、電圧放電部VD1におけるノアゲートR1、発信遅延部OD1、またはスイッチ遅延部SD2が応答遅延ステップまたは応答遅延部の一例である。また、各種のバイアス電圧VWE、VWL+/ー、VWBの電圧遷移が所定の状態遷移の一例である。また、イネーブル信号EXの論理レベルの遷移が所定の状態遷移の指示の

一例である。

[0098]

また、読み出し時において 読み出された記憶データやリファレンスデータが 微小信号であり、差動増幅される際の両者の電圧差が微小電圧である期間に、書 き込み動作における大きな電圧遷移や電流遷移が行なわれることはない。微小信 号の読み出し動作が、書き込み動作によるノイズに影響を受けることはなく、読 み出し動作と書き込み動作とが相互に独立して行なわれる場合にも、安定した読 み出し動作を行うことができる。

[0099]

読み出し動作と書き込み動作とが同時に行なわれる場合、書き込み動作における電圧や電流の遷移タイミングを遅延させて読み出し動作へのノイズの影響を排除する。読み出し動作が遅延することはなく高速で安定した読み出し動作を確保することができる。更に、書き込み動作における遅延時間は、読み出し動作における微小信号の処理期間に限定することができる。長い書き込み時間に対する遅延時間は僅少であり、書き込み動作時間に占める遅延時間のオーバーヘッドは無視することができる。

[0100]

図12に、第3実施形態の半導体メモリの回路ブロック図を示す。第3実施形態では、バンクA、Bごとにスイッチ回路群31A、31Bを備えると共に、ライト回路32A、32B、およびリード回路33A、33Bを備える構成である。バンクB、Aごとに備えられるライト回路32B、32A、またはスイッチ回路群31B、31Aに対して、互いの他方のバンクA、Bに備えられているリード回路33A、33Bからのリード制御信号RDCA、RDCBが入力されている

[0101]

リード制御信号RDCA、RDCBがライト回路32B、32Aにおける電圧 発生回路に作用することにより、第1実施形態と同様に、バンクごとのデータ書 き込み動作において生成されるバイアス電圧の電圧遷移のタイミングを遅延させ ることができる。また、リード制御信号RDCA、RDCBがスイッチ回路群3 1 B、3 1 Aに作用することにより、第 2 実施形態と同様に選択されたバンクへのバイアス電圧 V X の印加切り替えのタイミングを遅延させることができる。

[0102]

第3実施形態によれば、データ読み出し動作において微小電圧の記憶データが 出力されるリード制御信号の活性化タイミングに、データ書き込み動作における バイアス電圧の電圧遷移が行なわれることはない。

[0103]

尚、第3実施形態では、2つのバンクA、Bについて、互いに他のバンクB、Aに対してリード制御信号RDCA、RDCBが入力されてデータ書き込み動作が制御される場合について示したが、3つ以上のバンクを備える半導体メモリについても同様な構成とすることができる。この場合、データ書き込み動作を制御するリード制御信号としては、データ書き込み動作が行なわれるバンクによるノイズの影響を最も受けるバンクからのリード制御信号であることが好ましい。ノイズの影響を受けるバンクが複数存在する場合には、これらのバンクからのリード制御信号の論理和信号とすることもできる。この他、ノイズ状況に応じてリード制御信号を適宜に組み合わせて制御することが可能である。

[0104]

図13に示す第4実施形態は、状態遷移指示用のモード信号MODEを出力するモード制御部についての実施形態である。図13中、①で示す部分は、状態遷移用発振回路TD4がリード制御信号RDCにより制御される。リード制御信号RDCに応じて遅延されて状態遷移用発振回路TD4からステート発振信号OSC2が出力される。このステート発振信号OSC2に基づいてステートマシン41が動作する。状態遷移のタイミングを計時することによりモード信号MODEが出力される。ここで、状態遷移用発振回路TD4は計時遅延部を構成している。第1および第2具体例(図14乃至図17)に詳細に説明する。また、②で示す部分は、状態遷移用発振回路TD4からのステート発振信号OSC2に基づいてステートマシン41が制御される。ステートマシン41からの出力信号は遅延付加回路DA4に入力され、リード制御信号RDCに応じて遅延を付加された上でモード信号MODEが出力される。ここで、遅延付加回路DA4は遅延付加部

を構成している。第3具体例(図18)に詳細に説明する。

[0105]

図1/1に示す 第4 実施形態の第1 具体例では、原ステート発振信号OSC2 やから伝播して出力されるステート発振信号OSC2 を、リード制御信号RDCにより発振周期単位で遅延制御する状態遷移用発振回路TD4の回路構成例である

[0106]

原ステート発振信号OSC2ーがトランスファゲートT4を介してインバータゲートI15、I16で構成されるラッチ回路に取り込まれる。ラッチ回路からの反転出力信号はインバータゲートI17を介して再反転されてステート発振信号OSC2として出力される。トランスファゲートT4を構成しているPMOS/NMOSトランジスタの各ゲート端子には、インバータゲートI13、I14の各出力端子が接続されている。インバータゲートI13、I14はラッチ回路を構成している。

[0107]

また、トランスファゲートT4のNMOSトランジスタのゲート端子には、NMOSトランジスタN5が接続される。NMOSトランジスタN5はゲート端子に入力されているリード制御信号RDCにより接地電圧VSSとの間で導通制御される。トランスファゲートT4のPMOSトランジスタのゲート端子には、NMOSトランジスタN6、N7が接続されている。NMOSトランジスタN6はゲート端子が起動信号STAにより制御され接地電圧VSSとの間で導通制御される。NMOSトランジスタN7には、接地電圧VSSとの間にNMOSトランジスタN8、N9が並列接続されている。NMOSトランジスタN7のゲート端子はインバータゲートI18を介してリード制御信号RDCが反転されて入力されている。NMOSトランジスタN8、N9の各ゲート端子には、各々パルス発生回路PA、PBが接続されている。

[0108]

パルス発生回路 PA、 PBは同一の回路構成であり、ナンドゲートからの出力 信号がインバータゲートで反転されて正のパルスが出力される。各々のナンドゲ ートには、原ステート発振信号OSC2ーおよびその反転遅延信号、原ステート発振信号OSC2ーの反転信号およびその反転遅延信号が入力される。パルス発生回路TAは、原ステート発振信号OSC2ーの立ち上がりの状態遷移に対して正パルスを生成し、パルス発生回路PBは、原ステート発振信号OSC2ーの立ち下がりの状態遷移に対して正パルスを生成する。

[0109]

次に回路動作について説明する。回路の起動により起動信号STAがハイパルス信号となる。これにより、インバータゲートI13、I14のラッチ回路がセットされトランスファゲートT4が導通状態にセットされる。原ステート発振信号OSC2ーがそのままステート発振信号OSC2として出力される定常状態が設定される。この状態が図15に示された動作状態である。

[0110]

また、定常状態においてリード制御信号RDCがローレベルである場合には、NMOSトランジスタN7が導通すると共に、原ステート発振信号OSC2ーの立ち上がり/立ち下がりの状態遷移で、パルス信号A、Bが正パルスとなる。これによりNMOSトランジスタN8、N9が交互に導通して、NMOSトランジスタN7を介してラッチ回路におけるインバータI13の出力端子にローレベルを供給し続ける。この間、NMOSトランジスタN5は非導通状態を維持する。従って、トランスファゲートT4は導通状態を維持する。

[0111]

原ステート発振信号OSC2ーの立ち上がり/立ち下がりの状態遷移を含んでリード制御信号RDCがハイレベルになると、パルス信号A、Bがマスクされる。NMOSトランジスタN7が非導通となると共に、NMOSトランジスタN5が導通する。パルス信号A、BによるインバータゲートI13の出力端子へのローレベルの供給が遮断されながら、インバータゲートI14の出力端子へのローレベルの供給が行なわれる。ラッチ回路にラッチされている信号が反転してトランスファゲートT4は非導通状態となる。これにより、原ステート発振信号OSC2は、インバータゲートI15、I16によりラッチされている論

理レベルに固定される。すなわち、状態遷移前の論理レベルが出力されることとなり、発振信号が間引かれることとなる。パルス信号Aがマスクされるとステート発振信号CSC2のハイレベル遷移が間引かれ、パルス信号Bがマスクされるとステート発振信号OSC2のローレベル遷移が間引かれる。

[0112]

ステートマシン41では、ステート発振信号OSC2の発振回数を計数して状態遷移のタイミングを計時する。従って、ステート発振信号OSC2における発振動作が間引かれることにより、ステート発振信号OSC2の発振周期単位で状態遷移のタイミングを遅延させることができる。パルス信号Aがマスクされると、ステート発振信号OSC2のローレベル期間が1周期D41の間継続し、パルス信号Bがマスクされると、ステート発振信号OSC2のハイレベル期間が1周期D42の間継続する。

[0113]

図16に示す第4実施形態の第2具体例では、原ステート発振信号OSC2-から伝播して出力されるステート発振信号OSC2を、リード制御信号RDCの活性状態であるハイレベル期間の間、遅延制御する状態遷移用発振回路TD4の回路構成例である。

[0114]

第4実施形態の第1具体例(図14)と同様に、原ステート発振信号OSC2ーからステート発振信号OSC2への経路が、トランスファゲート、ラッチ回路、およびインバータゲートで構成されている。ここで、トランスファゲートへの制御信号は、第4実施形態の第1具体例(図14)とは異なり、リード制御信号RDCにより行なわれる。リード制御信号RDCがハイレベルの期間に、トランスファゲートが非導通状態となる。ステート発振信号OSC2の立ち上がり/立ち下がりの状態遷移のタイミングでリード制御信号RDCがハイレベルになる場合に状態遷移を遅延させる。

[0115]

第4実施形態の第2具体例の回路動作を図17に示す。原ステート発振信号O SC2-の立ち上がり/立ち下がりの状態遷移に先立ち、リード制御信号RDC がハイレベル遷移する。リード制御信号RDCのハイレベル期間では、トランスファゲートは非導通状態に維持されるので、ステート発振信号OSC2はラッチ回路にラッチでなることを発揮レベルに固定される。

[0116]

リード制御信号RDCがローレベル遷移すると、トランスファゲートが導通する。状態遷移後の原ステート発振信号OSC2ーがラッチ回路に取り込まれ、ステート発振信号OSC2が反転する。原ステート発振信号OSC2ーの状態遷移からリード制御信号RDCのローレベル遷移までの期間D43、D44の間、ステート発振信号OSC2の状態遷移のタイミングが遅延する。

[0117]

図18に示す第4実施形態の第3具体例では、ステートマシン41からの出力信号に対して、リード制御信号RDCの活性状態であるハイレベル期間の間、モード信号MODEを遅延制御する遅延付加回路DA4の回路構成例である。

[0118]

具体的な回路構成および回路動作については、第4実施形態の第2具体例(図 16、図17)と同様であるので、ここでの説明は省略する。リード制御信号R DCがハイレベルの期間に、トランスファゲートが非導通状態となる。ステートマシン41からの出力信号の状態遷移タイミングでリード制御信号RDCがハイレベルになる場合に状態遷移を遅延させる。

[0119]

以上、詳細に説明したように、第4実施形態の第1または第2具体例によれば、ステートマシン41に対して、状態遷移用発振回路TD4により原ステート発振信号OSC2の供給タイミングを遅延させることができるので、ステートマシン41により制御されるデータ書き込み動作における所定の電圧または電流遷移を遅延させることができる。

[0120]

ここで、ステートマシン41とは、データ書き込み動作である第2動作シーケンスを制御する状態遷移指示ステップまたはシーケンス制御部の一例である。また、原ステート発振信号OSC2-とは、遅延制御される前の計時情報の一例で

あり、ステート発振信号OSC2とは、遅延制御された計時情報の一例である。 計時ステップまたは計時部により原ステート発振信号OSC2一が生成され、計 時遅延入プップよたは計時遅延部によりステート発振信号OSC2が生成される 。状態遷移用発振回路TD4とは、計時ステップまたは計時部と計時遅延ステッ プまたは計時遅延部との両者を含んだ構成である。第1または第2具体例が計時 遅延ステップまたは計時遅延部の一例である。

[0121]

また、第4実施形態の第3具体例によれば、遅延付加回路DA4により、ステートマシン41からのモード信号MODEを遅延させることができる。

[0122]

ここで、遅延付加回路DA4とは、遅延付加ステップまたは遅延付加部の一例である。ステートマシン41とは、データ書き込み動作である第2動作シーケンスを制御する状態遷移指示ステップまたはシーケンス制御部の一例である。モード信号MODEとは、状態遷移指示ステップからの所定の状態遷移の指示、またはシーケンス制御部からの少なくとも1つの所定制御信号である。

[0123]

また、読み出し時において、読み出された記憶データやリファレンスデータが 微小信号であり、差動増幅される際の両者の電圧差が微小電圧である期間に、書 き込み動作における大きな電圧遷移や電流遷移が行なわれることはない。微小信 号の読み出し動作が、書き込み動作によるノイズに影響を受けることはなく、読 み出し動作と書き込み動作とが相互に独立して行なわれる場合にも、安定した読 み出し動作を行なうことができる。

[0124]

読み出し動作と書き込み動作とが同時に行なわれる場合、書き込み動作における電圧や電流の遷移タイミングを遅延させて読み出し動作へのノイズの影響を排除する。読み出し動作が遅延することはなく高速で安定した読み出し動作を確保することができる。更に、書き込み動作における遅延時間は、読み出し動作における微小信号の処理期間に限定することができる。長い書き込み時間に対して遅延時間は僅少であり、書き込み動作時間に占める遅延時間のオーバーヘッドは無

視することができる。

[0125]

図10に示す第5隻施形態は、ウェイト時間設定回路51により設定されている状態遷移タイミングを、リード制御信号RDCに応じて調整した上でモード信号MODEとして出力するステートマシンについての実施形態である。

[0126]

モードを設定するコマンド信号CMDと、ステート発振信号OSC2とが入力されるウェイト時間設定回路51からはタイミング信号が出力される。タイミング信号はウェイト時間調整回路WA5に入力され、モード信号MODEが出力される。ウェイト時間調整回路WA5のイネーブル端子(EN)にはリード制御信号RDCが入力されている。

[0127]

ウェイト時間設定回路51では、コマンド信号CMDに応じて対応するタイミング信号が出力されるが、タイミング信号の出力タイミングは、予め定められているタイミングに従ってステート発振信号OSC2を計時することにより行なわれる。

[0128]

ウェイト時間調整回路WA5では、イネーブル端子(EN)に入力されているリード制御信号RDCに応じて、入力されるタイミング信号に対するモード信号MODEの出力タイミングが設定される。すなわち、リード制御信号RDCがローレベルでありウェイト時間調整回路WA5が非活性化されている場合には、タイミングの調整は行なわれず、タイミング信号はそのままモード信号MODEとして出力される。リード制御信号RDCがハイレベルでありウェイト時間調整回路WA5が活性化されている場合には、タイミングの調整が行なわれた上でモード信号MODEが出力される。具体的には、タイミング信号に対して遅延が付加されてモード信号MODEが出力される。

[0129]

第5実施形態によれば、ウェイト時間調整回路WA5では、リード制御信号RDCに応じて、入力されるタイミング信号に対して所定の遅延が付加される。モ

ード信号MODEの遷移タイミングが遅延することにより状態遷移を遅延させることができる。ステートマシンから出力されるモード信号MODEの遅延により、プロストンの動作における所定の電圧または電流遷移を遅延させることができる。

[0130]

ここで、ウェイト時間調整回路WA5とは設定時間調整部の一例である。また、ウェイト時間設定回路51とは、状態遷移までの所定時間または所定動作シーケンスの設定時間を設定する回路の一例である。

[0131]

また、読み出し時において、読み出された記憶データやリファレンスデータが 微小信号であり、差動増幅される際の両者の電圧差が微小電圧である期間に、書 き込み動作における大きな電圧遷移や電流遷移が行なわれることはない。微小信 号の読み出し動作が、書き込み動作によるノイズに影響を受けることはなく、読 み出し動作と書き込み動作とが相互に独立して行なわれる場合にも、安定した読 み出し動作を行なうことができる。

[0132]

読み出し動作と書き込み動作とが同時に行なわれる場合、書き込み動作における電圧や電流の遷移タイミングを遅延させて読み出し動作へのノイズの影響を排除する。読み出し動作が遅延することはなく高速で安定した読み出し動作を確保することができる。更に、書き込み動作における遅延時間は、読み出し動作における微小信号の処理期間に限定することができる。長い書き込み時間に対して遅延時間は僅少であり、書き込み動作時間に占める遅延時間のオーバーヘッドは無視することができる。

[0133]

尚、第5実施形態では、ウェイト時間調整回路WA5において付加される遅延時間の設定については特に明記されていないが、予め設定された固定時間とすることができる他、外部から書き換え可能な回路構成とすることもできる。書き換え可能な回路としては、複数のヒューズを備えておき、切断・未切断の別により時間設定をする方式、フリップフロップ等で構成されたレジスタ等に書き込む方式

、RAMやフラッシュメモリ等の記憶素子に書き込む方式等、データの書き換え 、記憶のできる回路方式であれば適宜に選択することができる。

[0104]

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。

例えば、本実施形態においては、不揮発性メモリについて説明したが、本発明はこれに限定されるものではなく、相互に独立して動作する複数の動作モードを有する半導体メモリについても同様に適用することができる。例えば、外部とのデータ入出力動作と内部で独立して行われるリフレッシュ動作とを備える半導体メモリについて、互いに微小信号動作を行なうタイミングと大きな電圧または電流振幅が行なわれる動作とが存在する場合に適用できる。この場合の例として、微小信号動作とは記憶セルから読み出されたデータの差動増幅動作であり、大きな振幅動作とは、ワード線の駆動動作、外部とのデータ入出力動作等が考えられる。

[0135]

また、本実施形態では、正電圧のバイアス電圧を昇圧電圧であるとして説明したが、本発明はこれに限定されるものではない。電源電圧VCCとして内部降圧電圧を使用する場合には、昇圧電圧に代えて降圧される前の外部電圧を使用する構成とすることもできる。

[0136]

(付記1) 第1動作シーケンスに従い実行される第1動作ステップと、

第2動作シーケンスに従い、前記第1動作ステップとは独立して実行される第 2動作ステップとを有する半導体記憶装置の制御方法であって、

前記第1動作シーケンスにおける所定の第1動作状態に基づき、前記第2動作 シーケンスの指示に従い前記第2動作ステップで実行される所定の状態遷移を遅 延する制御ステップを有することを特徴とする半導体記憶装置の制御方法。

(付記2)前記制御ステップにより遅延する前記所定の状態遷移とは、前記第2動作ステップの開始、終了、および前記第2動作ステップ内における状態切り替わりのうちの少なくとも何れか1つであることを特徴とする付記1に記載の半導

体記憶装置の制御方法。

(付記3) 前記所定の第1動作状態とは、微小信号による動作状態であり、

前記所定の状態遷移とけ 前記微小信号による動作状態に対してノイズ源となる電圧遷移または電流遷移であることを特徴とする付記1に記載の半導体記憶装置の制御方法。

(付記4) 前記制御ステップは、前記所定の第1動作状態に基づき、前記第2動作シーケンスによる前記所定の状態遷移の指示に対して応答を遅延する応答遅延ステップを有することを特徴とする付記1に記載の半導体記憶装置の制御方法

(付記5) 前記第2動作ステップは、電圧生成ステップまたは電流生成ステップの少なくとも何れか一方を有し、

前記応答遅延ステップにより、前記電圧生成ステップまたは前記電流生成ステップにおいて、電圧または電流の非出力状態から出力状態への切り替わり、または出力状態から非出力状態への切り替わりが遅延することを特徴とする付記4に記載の半導体記憶装置の制御方法。

(付記6) 前記第2動作ステップは、電圧生成ステップまたは電流生成ステップの少なくとも何れか一方を有し、

前記応答遅延ステップにより、前記電圧生成ステップまたは前記電流生成ステップにおいて、電圧または電流の生成開始または生成停止が遅延することを特徴とする付記4[']に記載の半導体記憶装置の制御方法。

(付記7) 前記第2動作ステップは、経路形成ステップを有し、

前記応答遅延ステップにより、前記経路形成ステップにおいて、信号経路の非確立状態から確立状態への切り替わり、または確立状態から非確立状態への切り替わりが遅延することを特徴とする付記4に記載の半導体記憶装置の制御方法。

(付記8) 前記第2動作ステップは、

前記第2動作シーケンスに従い所定時間ごとに状態遷移の指示を行なう状態遷 移指示ステップと、

前記状態遷移指示ステップに対して計時情報を供給する計時ステップとを有し

前記制御ステップは、前記所定の第1動作状態に基づき、前記計時情報を供給 するタイミングを遅延する計時遅延ステップを有することを特徴とする付記1に 記載の半導体記憶装置の制御方法。

(付記9) 前記計時ステップは、基本時間を1単位として前記計時情報を供給 する基本計時ステップを有し、

前記計時遅延ステップにより、前記基本計時ステップにおける前記基本時間の 計時が停止または遅延することを特徴とする付記8に記載の半導体記憶装置の制 御方法。

- (付記10) 前記計時の停止は、前記基本時間の単位で行なわれることを特徴とする付記9に記載の半導体記憶装置の制御方法。
- (付記11) 前記計時の遅延は、前記所定の第1動作状態に応じた時間で行な われることを特徴とする付記9に記載の半導体記憶装置の制御方法。
- (付記12) 前記第2動作ステップは、前記第2動作シーケンスに従い所定時間ごとに状態遷移の指示を行なう状態遷移指示ステップを有し、

前記制御ステップは、前記所定の第1動作状態に基づき、前記所定の状態遷移 の指示を遅延する遅延付加ステップを有することを特徴とする付記1に記載の半 導体記憶装置の制御方法。

(付記13) 前記第2動作ステップは、前記第2動作シーケンスに従い所定時間ごとに状態遷移の指示を行なう状態遷移指示ステップを有し、

前記制御ステップは、前記所定の第1動作状態に基づき、前記状態遷移指示ステップにおける前記所定時間を伸長させる設定時間調整ステップを有することを特徴とする付記1に記載の半導体記憶装置の制御方法。

- (付記14) 記憶セルとして、電気的に書き換え可能な不揮発性記憶セルを備えることを特徴とする付記1乃至13の少なくとも何れか1項に記載の半導体記憶装置の制御方法。
- (付記15) 前記第1動作ステップは、データ読み出し動作ステップであり、 前記第2動作ステップは、データ書き込み動作ステップであることを特徴とす る付記14に記載の半導体記憶装置の制御方法。
- (付記16) 前記データ書き込み動作ステップは、データプログラムステップ

またはデータ消去ステップであることを特徴とする付記15に記載の半導体記憶 装置の制御方法。

(刊記17) 第1 動作シーケンスに応じて、第1 動作のための少なくとも1つの第1信号を出力する第1回路と、

第2動作シーケンスに応じて、前記第1動作とは独立して動作する第2動作の ための少なくとも1つの第2信号を出力する第2回路とを備え、

前記第2回路は、前記第1信号のうちの少なくとも1つの所定第1信号に基づき制御され、前記第2信号のうちの少なくとも1つの所定第2信号の出力が遅延することを特徴とする半導体記憶装置。

(付記18) 前記所定第2信号は、前記第2動作の開始時、終了時、および前記第2動作シーケンスによる動作切り替わり時のうちの少なくとも何れかのタイミングにおいて出力される信号であることを特徴とする付記17に記載の半導体記憶装置。

(付記19) 前記所定第1信号は、前記第1動作における微小信号動作での信号であり、

前記所定第2信号は、前記微小信号動作に対してノイズ源となる電圧遷移また は電流遷移を伴う信号であることを特徴とする付記17に記載の半導体記憶装置

(付記20) 前記第2回路は、

前記第2動作シーケンスを制御するシーケンス制御部と、

前記シーケンス制御部からの少なくとも1つの制御信号に基づき、前記少なくとも1つの第2信号を出力する信号出力部と、

前記少なくとも1つの所定第1信号に基づき、前記信号出力部における前記制 御信号のうちの少なくとも1つの所定制御信号に対する前記少なくとも1つの所 定第2信号の出力応答を遅延する応答遅延部とを備えることを特徴とする付記1 7に記載の半導体記憶装置。

(付記21) 前記信号出力部は、電圧発生回路または電流発生回路を備え、

前記応答遅延部により、電圧または電流の非出力状態から出力状態への切り替わり、または出力状態から非出力状態への切り替わりが遅延することを特徴とす

る付記20に記載の半導体記憶装置。

(付記22) 前記信号出力部は、電圧発生回路または電流発生回路を備え、

前記応管遅延部により 前記電圧発生回路または前記電流発生回路の回路動作の開始または回路動作の停止が遅延することを特徴とする付記20に記載の半導体記憶装置。

(付記23) 前記信号出力部は、スイッチ回路を備え、

前記応答遅延部により、前記スイッチ回路の開閉の切り替わりタイミングが遅延することを特徴とする付記20に記載の半導体記憶装置。

(付記24) 前記第2回路は、

前記第2動作シーケンスを制御するシーケンス制御部と、

前記シーケンス制御部に対して計時情報を供給する計時部と、

前記少なくとも1つの所定第1信号に基づき、前記計時部における計時動作を 遅延する計時遅延部とを備えることを特徴とする付記17に記載の半導体記憶装 置。

(付記25) 前記計時部は、所定周期の発振信号を出力する発振部を備え、

前記計時遅延部により、発振動作の停止または前記発振信号の周期の伸長が行なわれることを特徴とする付記 2.4 に記載の半導体記憶装置。

(付記26) 前記発振動作の停止とは、前記発振信号における信号遷移の禁止 であることを特徴とする付記25に記載の半導体記憶装置。

(付記27) 前記発振信号の周期の伸長とは、前記少なくとも1つの所定第1信号の活性化時間に応じた時間の伸長であることを特徴とする付記25に記載の 半導体記憶装置。

(付記28) 前記第2回路は、

前記第2動作シーケンスを制御するシーケンス制御部と、

前記少なくとも1つの所定第1信号に基づき、前記シーケンス制御部から出力 される少なくとも1つの所定制御信号を遅延する遅延付加部とを備えることを特 徴とする付記17に記載の半導体記憶装置。

(付記29) 前記第2回路は、

前記第2動作シーケンスを制御するシーケンス制御部と、

前記少なくとも1つの所定第1信号に基づき、前記第2動作シーケンスにおける所定動作シーケンスの設定時間を伸長する設定時間調整部とを備えることを特徴とする行記17に記載の半道体記憶装置。

(付記30) 記憶セルとして、電気的に書き換え可能な不揮発性記憶セルを備えることを特徴とする付記17乃至29の少なくとも何れか1項に記載の半導体記憶装置。

(付記31) 前記第1動作は、データ読み出し動作であり、

前記第2動作は、データ書き込み動作であることを特徴とする付記30に記載の半導体記憶装置。

(付記32) 前記データ書き込み動作は、データプログラム動作またはデータ 消去動作であることを特徴とする付記31に記載の半導体記憶装置。

[0137]

【発明の効果】

本発明によれば、相互に独立して動作する複数の動作モードを有する半導体記憶装置において、ノイズの影響を排除したい動作を含む動作モードにより、ノイズ源となる動作を含む動作モードを制御することができる半導体記憶装置の制御方法、および半導体記憶装置を提供することが可能となる。

【図面の簡単な説明】

【図1】

本発明の第1原理図である。

【図2】

本発明の第2原理図である。

【図3】

本発明の第3原理図である。

【図4】

第1 実施形態の半導体メモリの回路ブロック図である。

【図5】

第1実施形態の第1具体例の回路図である。

【図6】

第1実施形態の第1具体例の動作波形図である。

【図7】

第1実施形態の第4点が20日22回である。

【図8】

第1実施形態の第2具体例の動作波形図である。

【図9】

第2実施形態の半導体メモリの回路ブロック図である。

【図10】

第2実施形態の具体例の回路図である。

【図11】

第2実施形態の具体例の動作波形図である。

【図12】

第3実施形態の半導体メモリの回路ブロック図である。

【図13】

第4実施形態の半導体メモリにおけるモード制御部を示す回路ブロック図であ る。

【図14】

第4実施形態の第1具体例の回路図である。

【図15】

第4実施形態の第1具体例の動作波形図である。

【図16】

第4実施形態の第2具体例の回路図である。

【図17】

第4実施形態の第2具体例の動作波形図である。

【図18】

第4実施形態の第3具体例の回路図である。

第5実施形態の半導体メモリにおけるステートマシンを示す回路ブロック図で ある。

【図20】

従来技術の半導体メモリの回路ブロック図である。

াজা 2 1 1

各ファンクションモードの動作波形図である。

【符号の説明】

Lia o as the sar	
1	第1動作部
2	第2動作部
3	記憶セルアレイ
4	信号出力部
5	モード制御部
6	計時部
7	ステートマシン
110乃至11N、210乃至21N	ウェル電圧スイッチ回路
120乃至12N、220乃至22N	ワード線電圧スイッチ回路
130乃至13N、230乃至23N	ライトビット線スイッチ回路
140乃至14N	リードビット線スイッチ回路
16, 26	電圧発生回路
1 7	リード制御回路
31A, 31B	スイッチ回路群
32A, 32B	ライト回路
33A, 33B	リード回路
4 1	ステートマシン
5 1	ウェイト時間設定回路
1 0 5	ライト制御回路
1 0 8	センスアンプ
1 0 9	リファレンスセル
BANK (X)	バンクバイアス端子
DA4	遅延付加回路
OD1	発信遅延部
•	

特2002-231825

PA, PB	パルス発生回路
	スイッチ遅延部
S D 2	状態遷移用発振回路
TD 1	一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一

T 1) 1	V/III/2 D/14/2011
VC2	電圧充電部
	電圧放電部
VD1	. 3,

VD1	电压从电印
VD2	放電制御回路
VG1	電圧発生部
Y U -	

W A 5	ウェイト時間調整回路
	イネーブル信号

,,	い ゴル母具
EX, EnX	イネーブル信号
	モード信号
MODE	C I'II'


OSC2-	原ステート発振信号
0502	ステート発振信号
OSC2	A) · Pama

OSC2		ステート発振信号
RDC, RDCA,	RDCB	リード制御信号
KDO, KD		0 Pmt 5


【書類名】

図面

【図1】




【図2】




【図3】

本発明の第3原理図




【図4】




【図5】

第1実施形態の第1具体例の回路図




【図6】

第1実施形態の第1具体例の動作波形




[図7]

第1実施形態の第2旦体例の回路図




【図8】

第1実施形態の第2具体例の動作波形




【図9】




【図10】

第2実施形態の具体例の回路図




【図11】

第2実施形態の具体例の動作波形




【図12】

第3実施形態の半導体メモリの回路ブロック図




【図13】

第4字だ形態の半道体メモリにおけるモード制御部




【図14】

筆4実施形態の第1具体例の回路図




【図15】

第4実施形態の第1具体例の動作波形




【図16】

第4実施形態の第2具体例の回路図




【図17】

第4 実施形態の第2具体例の動作波形




【図18】

第4実施形態の第3具体例の回路図




【図19】

第5実施形態の半道体メモリにおけるステートマシン



[図20]


従来技術の半導体圧りの回路プロック図



【図21】


各ファンクションモードの動作波形

(A) リート (READ)動作



(B) プログラム(PGM)動作

(C) 消去(ER)動作



【書類名】 要約書

【要約】

【課題】 ノイズの影響を排除したい動作も合む動作モードにより、ノイズ源となる動作を含む動作モードを制御することができる半導体記憶装置の制御方法及び半導体記憶装置を提供すること

【解決手段】 互いに独立した動作を行なう第1及び第2動作部2が備えられ、第2動作部2には、第2信号S2が出力される信号出力部4と制御信号C1を供給するモード制御部5とが備えられる。モード制御部5からは制御信号C1が出力され、信号出力部4が第2信号S2を記憶セルアレイ3に出力して第2動作が行なわれる。第1動作部1から所定第1信号SS1が信号出力部4に供給され所定第2信号の出力応答を遅延させる。モード制御部5からの制御信号C1を出力しながら、記憶セルアレイ3への所定第2信号の供給を遅延させることができ、第2動作における状態遷移による第1動作の動作状態への影響を排除することができる。

【選択図】 図1

山區、陽橋報

識別番号

7

[000005223]

1996年 3月26日 1. 変更年月日

住所変更 [変更理由]

神奈川県川崎市中原区上小田中4丁目1番1号 住 所

富士通株式会社 氏 名